X
MODIFY: Technology News
Technology, Innovation, and Education เทคนิดการใช้งาน สมาร์ทโฟน คอมพิวเตอร์ เรื่องไอที

Samsung เตรียมเดินสายพานผลิตชิป HBM4 เดือนหน้า ป้อน Nvidia เป็นรายแรก

Samsung ชิงความได้เปรียบเริ่มผลิต HBM4 กุมภาพันธ์นี้ หวังทวงคืนบัลลังก์ชิป AI จาก SK Hynix

Samsung Electronics มีแผนที่จะเริ่มการผลิตจำนวนมาก (Mass Production) ของชิปหน่วยความจำแบนด์วิดธ์สูงรุ่นที่ 6 หรือ HBM4 ในเดือนหน้า (กุมภาพันธ์ 2026) เพื่อส่งมอบให้กับ Nvidia ผู้ผลิตชิปปัญญาประดิษฐ์รายใหญ่ ตามรายงานจากแหล่งข่าววงในที่เปิดเผยกับสำนักข่าว Reuters

รายละเอียดเชิงลึกและสถานการณ์การแข่งขัน

  • กำหนดการผลิต: แหล่งข่าวระบุว่า Samsung จะเริ่มเดินสายพานการผลิต HBM4 ในเดือนกุมภาพันธ์นี้ ซึ่งเป็นการดำเนินการเพื่อเตรียมส่งมอบให้กับ Nvidia สำหรับใช้ในชิปสถาปัตยกรรมรุ่นถัดไปอย่าง “Rubin” (Vera Rubin Platform)
  • ความสำเร็จในการทดสอบคุณภาพ: รายงานจากสื่อท้องถิ่น The Korea Economic Daily ระบุเพิ่มเติมว่า Samsung ได้ผ่านการทดสอบคุณสมบัติ (Qualification tests) ของชิป HBM4 กับทั้ง Nvidia และ AMD เรียบร้อยแล้ว ซึ่งเป็นขั้นตอนสำคัญก่อนเริ่มการจัดส่ง
  • ปฏิกิริยาของตลาดหุ้น: ข่าวนี้ส่งผลให้หุ้นของ Samsung ปรับตัวขึ้นทันที 2.2% ในขณะที่หุ้นของคู่แข่งอย่าง SK Hynix ซึ่งเป็นผู้ครองส่วนแบ่งตลาดหลักในรุ่น HBM3 และ HBM3E ปรับตัวลดลง 2.9% ในการซื้อขายช่วงเช้า
  • การปรับเปลี่ยนกลยุทธ์: ความเคลื่อนไหวนี้เป็นส่วนหนึ่งของแผนการแข่งขันเพื่อชิงส่วนแบ่งตลาดคืน หลังจากที่ก่อนหน้านี้ Samsung ประสบปัญหาความล่าช้าในการส่งมอบชิปรุ่น HBM3E จนส่งผลกระทบต่อผลประกอบการ
  • ความเคลื่อนไหวของคู่แข่ง: ทางด้าน SK Hynix เคยระบุเมื่อเดือนตุลาคมว่าได้เสร็จสิ้นการเจรจาส่งมอบ HBM สำหรับปีหน้ากับลูกค้ารายใหญ่แล้ว และมีแผนจะเริ่มนำเวเฟอร์ซิลิคอนเข้าสู่โรงงานผลิตแห่งใหม่ (Fab M15X) ในเดือนหน้าเช่นกัน แต่ยังไม่มีการยืนยันกำหนดการผลิต HBM4 ที่ชัดเจน

ทั้ง Samsung และ SK Hynix มีกำหนดการแถลงผลประกอบการไตรมาสที่ 4 ในวันพฤหัสบดีนี้ ซึ่งคาดว่าจะมีการเปิดเผยรายละเอียดที่ชัดเจนเกี่ยวกับยอดคำสั่งซื้อและแผนการผลิต HBM4 อย่างเป็นทางการ

HBM4 (High Bandwidth Memory รุ่นที่ 6) เป็นมาตรฐานหน่วยความจำรุ่นล่าสุดที่พัฒนาต่อจาก HBM3E โดยใช้เทคโนโลยีการผลิตแบบวางซ้อนชิปในแนวตั้ง (Vertical Stacking) เพื่อเพิ่มความหนาแน่นของข้อมูลและขยายช่องทางรับส่งข้อมูล (Bandwidth) ให้กว้างขึ้นกว่ารุ่นก่อนหน้า ซึ่งถูกออกแบบมาเพื่อลดคอขวดในการประมวลผลของชิป AI สมรรถนะสูง โดยเน้นประสิทธิภาพการใช้พลังงานและการจัดการความร้อนที่ดีขึ้นสำหรับศูนย์ข้อมูล

ที่มา: Reuters